Моделювання електронних схем методом формування компактної матриці провідностей

  • С. Б. Тарабаров Київський політехнічний інститут, м. Київ
Ключові слова: матриця провідностей, моделювання електронних схем, алгоритм, система рівнянь

Анотація

Розглянуто алгоритм поступового формування матриці провідностей схеми у відповідності до «вирощування» схеми електричного кола, що моделюється, з облямленням попередньої системи рівнянь, а також видаленням з неї рівнянь, що не потрібні для її подальшого формування. Показано, що алгоритм забезпечує відчутну економію пам’яті та практично лінійну залежність витрат часу моделювання від розміру схеми.

Біографія автора

С. Б. Тарабаров, Київський політехнічний інститут, м. Київ
Тарабаров С. Б.

Посилання

Сигорский В. П., Петренко А. И. Алгоритмы анализа электронных схем. – Киев : Техніка, 1970. - 396 с.

Глориозое Е. Л., Ссорин В. Г., Сыпчук П. П. Введение в автоматизацию схемотехнического проектирования. – М. : Сов. радио, 1976. - 224 с.

Сигорский В. П. Математический аппарат инженера. – Киев : Техніка, 1975. – 768 с.

Номер
Розділ
Науково – технічний розділ