Реалізація декодера Вітербі на FPGA для систем супутникового зв’язку

Автор(и)

  • М.П. Павленко Національний технічний університет України “Київський політехнічний інститут”
  • В.Є. Бичков Національний технічний університет України “Київський політехнічний інститут”
  • В.І. Правда Національний технічний університет України “Київський політехнічний інститут”

DOI:

https://doi.org/10.20535/RADAP.2012.49.71-76

Ключові слова:

ПЛІС, пряме виправлення помилок, декодер Вітербі, трейліс діаграма

Анотація

Згорткове кодування і декодування за допомогою алгоритму Вітербі – це потужний метод корекції помилок. В цій статті представлений короткий опис реалізації декодера Вітербі на FPGA на мові опису апаратури Verilog для системи бездротового зв’язку Thuraya. Головна ідея цього проекту- оптимізація ресурсів при реалізації декодера на ПЛІС платформі. В цьому проекті декодер Вітербі реалізовано на FPGA фірми Altera Cyclone III. Параметри коду: кодове обмеження - 5, швидкість кодування - 1/4. Декодер Вітербі може працювати на частоті 90 МГц.

Біографії авторів

М.П. Павленко, Національний технічний університет України “Київський політехнічний інститут”

Павленко М.П., магістрант радіотехнічного факультету

В.Є. Бичков, Національний технічний університет України “Київський політехнічний інститут”

Бичков В.Є., асист. кафедри радіотехнічних пристроїв та систем

В.І. Правда, Національний технічний університет України “Київський політехнічний інститут”

Правда В.І., к.т.н., проф. кафедри радіотехнічних пристроїв та систем

Посилання

Бернард Скляр. Цифровая связь. М., Вильямс,2007

Дж. Кларк, мл., Дж. Кейн. Кодирование с исправлением ошибок в системах цифровой связи. М. : Радио и связь, 1987

Стешенко В.Б., Петров А.В. Апаратнная реализация декодера Витерби

Hema. S, Suresh Babu. V., Ramesh P. FPGA Implementation of Viterbi Decoder.

Milos Pilipovic, Marija Tadic. FPGA Implementation of Soft Input Viterbi Decoder for CDMA2000 System.

Behzad Momahed Heravi, Bahram Honary. Multi-rate Parameterized Viterbi Decoding for Partial Reconfiguration.

##submission.downloads##

Опубліковано

2012-01-27

Як цитувати

Павленко, М., Бичков, В. і Правда, В. (2012) «Реалізація декодера Вітербі на FPGA для систем супутникового зв’язку», Вісник НТУУ "КПІ". Серія Радіотехніка, Радіоапаратобудування, 0(49), с. 71-76. doi: 10.20535/RADAP.2012.49.71-76.

Номер

Розділ

Теорія та засоби телекомунікацій

Статті цього автора (авторів), які найбільше читають

1 2 > >>