Конструкції і характеристики диференціальних пар CJFet транзисторів для проектування CBiCJFet диференціальних і мультидиференціальних операційних підсилювачів

Автор(и)

  • Є. М. Савченко ВАТ «Науково-виробниче підприємство «Пульсар», м. Москва
  • Д. Г. Дроздов МІРЕА - Російський технологічний університет
  • В. Г. Родін МІРЕА - Російський технологічний університет
  • А. І. Грушин ВАТ «Науково-виробниче підприємство «Пульсар», м. Москва
  • П. О. Дюканов ВАТ «Науково-виробниче підприємство «Пульсар», м. Москва
  • М. М. Прокопенко Донський державний технічний університет, м. Ростов-на-Дону; Інститут проблем проектування в мікроелектроніці РАН, м. Зеленоград http://orcid.org/0000-0001-8291-1753

DOI:

https://doi.org/10.20535/RADAP.2019.79.71-77

Ключові слова:

польові транзистори з керованим p-n переходом, диференціальні пари, характеристика стік-затвор, кремнієва комплементарна біполярна технологія

Анотація

Розроблено систему технологічних і конструктивних рішень, що забезпечує підвищення ідентичності диференціальних пар (DP) польових транзисторів з керуючим p-n переходом (JFet) з p- і n-каналами, що вбудованих в кремнієвий комплементарний біполярний технологічний процес АТ «НВП «Пульсар». Показано, що в рамках даного технологічного процесу можливе створення декількох типів DP JFet. В роботі представлені результати експериментальних досліджень двох типів конструкцій DP JFet з p- і n- каналами з розкидом напруги затвор-витік ΔVGS в залежності від струму стоку і напруги стік-витік.
До основних особливостей першої конструкції p-канального Jfet ставилися: формування областей стоку / витоку за рахунок пасивної бази npn-транзистора і областей глибокого колектора pnp-транзистора; формування каналу на основі p-шару колектора pnp-транзистора; формування нижнього затвору з застосуванням p+ прихованого шару; формування верхнього затвору за рахунок активної бази і полікремнієвогох емітера npn-транзистора. Особливістю другої конструкції Jfet було формування верхнього затвору внаслідок пасивної бази. Конструкції першого і другого типів n-канальних Jfet формувалися аналогічно з урахуванням заміни застосовуваних областей біполярних транзисторів на протилежні за типом провідності.
Для DP на основі p-канальних JFet з конструкцією першого типу встановлено, що зі зростанням струму стоку величина ΔVGS знижується, а зі збільшенням напруги стік-витік ΔVGS за великих струмах зростає. Для даної диференціальної пари JFet з p-каналом максимальна різниця ΔVGS лежить в межах 5 - 80 мВ. Для DP p-канальних JFet з конструкцією другого типу наведено графіки, що показують істотно менше значення розкиду напруг ΔVGS: наприклад, для значення струму стоку ID = 50 мкА розкид напруг ΔVGS не перевищує 10 мВ. При цьому, на відміну від першого типу DP, розкид напруги ΔVGS практично не залежить від напруги стік-витік.
Як і для DP p-канальних JFet диференціальні пари n-канальних JFet другого типу забезпечили менші значення розкиду в порівнянні з конструкцією першого типу: ΔVGS досягає значень 5 - 20 мВ. Також для конструкції другого типу спостерігалося значно слабший вплив напруги стік-витік на ΔVGS у разі високої щільності струму.
Розроблені конструкції диференціальних пар на основі p- і n-канальних JFet рекомендується використовувати при організації виробництва CBiCJFet аналогових мікросхем, в тому числі для експлуатації в умовах низьких температур.

Біографії авторів

Є. М. Савченко, ВАТ «Науково-виробниче підприємство «Пульсар», м. Москва

Савченко Є. М., керівник міжгалузевого центру проектування

Д. Г. Дроздов, МІРЕА - Російський технологічний університет

Дроздов Д. Г.

В. Г. Родін, МІРЕА - Російський технологічний університет

Родін В. Г.

А. І. Грушин, ВАТ «Науково-виробниче підприємство «Пульсар», м. Москва

Грушин А. И.

П. О. Дюканов, ВАТ «Науково-виробниче підприємство «Пульсар», м. Москва

Дюканов П. О.

М. М. Прокопенко, Донський державний технічний університет, м. Ростов-на-Дону; Інститут проблем проектування в мікроелектроніці РАН, м. Зеленоград

Прокопенко М. М., д. т. н., професор, зав. кафедрою інформаційних систем і радіотехніки

Посилання

Goldberg R.T. and Jhabvala M.D. (1995) Fabrication and characterization of low-noise cryogenic Si JFETs. Proc. Symp. Low Temperature Electronics and High Temperature Superconductivity, pp. 95-9.

Lovshenko I. Y., Khanko V. T. and Stempitsky V. R. (2018) Radiation influence on electrical characteristics of complementary junction field-effect transistors exploited at low temperatures. Materials Physics & Mechanics, Vol. 39, No. 1., pp. 92-101. DOI: 10.18720/MPM.3912018_15

Chan K. K. et al. (2016) Junction field-effect transistor with raised source and drain regions formed by selective epitaxy. U.S. Patent No. 9236499.

El-Kareh B. and Hutter L.N. (2020) Silicon Analog Components. DOI: 10.1007/978-3-030-15085-3

Monshipouri M. and Abdi Y. (2015) Field emission current from a junction field-effect transistor. Journal of Nanoparticle Research, Vol. 17, Iss. 4. DOI: 10.1007/s11051-015-2974-9

El-Kareh B. and Hutter L.N. (2020) Bipolar and Junction Field-Effect Transistors. Silicon Analog Components, pp. 151-219. DOI: 10.1007/978-3-030-15085-3_5

Kavangary A., Graf P., Azazoglu H., Flebbe M., Huba K., Nienhaus H. and Möller R. (2019) Temperature dependent electrical characteristics of a junction field effect transistor for cryogenic sub-attoampere charge detection. AIP Advances, Vol. 9, Iss. 2, pp. 025104. DOI: 10.1063/1.5077039

Coyne E. J. Low gate current junction field effect transistor device architecture. U.S. Patent Application No. 15/798,182.

Dixit V.K., Gupta R., Purwar V., and Dubey S. (2019) Effect of Substrate Induced Surface Potential (SISP) on Threshold Voltage of SOI Junction-Less Field Effect Transistor (JLFET). Silicon. DOI: 10.1007/s12633-019-00185-7

Snoeij M. (2018) A 36V 48MHz JFET-Input Bipolar Operational Amplifier with 150µV Maximum Offset and Overload Supply Current Control. ESSCIRC 2018 - IEEE 44th European Solid State Circuits Conference (ESSCIRC). DOI: 10.1109/esscirc.2018.8494262

LF351 Wide bandwidth single JFET operational amplifiers, Available at: https://www.st.com/resource/en/datasheet/lf351.pdf

Semig P. and Claycomb T. (2018) Op amps with complementary-pair input stages: What are the design trade-offs?, Analog Design Journal 4Q, pp. 1-7

Yang T., Lu J. and Holleman J. (2013) A high input impedance low-noise instrumentaion amplifier with JFET input. 2013 IEEE 56th International Midwest Symposium on Circuits and Systems (MWSCAS). DOI: 10.1109/mwscas.2013.6674613

Scandurra G., Cannata G., Giusi G. and Ciofi C. (2017) A differential-input, differential-output preamplifier topology for the design of ultra-low noise voltage amplifiers. 2017 International Conference on Noise and Fluctuations (ICNF). DOI: 10.1109/icnf.2017.7985947

Giacomini G., Bosisio L., Betta G.D., Mendicino R. and Ratti L. (2015) Integrated Source Follower for the Read-Out of Silicon Sensor Arrays. IEEE Transactions on Nuclear Science, Vol. 62, Iss. 5, pp. 2187-2193. DOI: 10.1109/tns.2015.2475402

Manfredi P., Re V. and Speziali V. (1998) Monolithic JFET preamplifier with nonresistive charge reset. IEEE Transactions on Nuclear Science, Vol. 45, Iss. 4, pp. 2257-2260. DOI: 10.1109/23.709654

urdaut P., Penner V., Kirchhof C., Quandt E., Knochel R. and Hoft M. (2017) Noise of a JFET Charge Amplifier for Piezoelectric Sensors. IEEE Sensors Journal, Vol. 17, Iss. 22, pp. 7364-7371. DOI: 10.1109/jsen.2017.2759000

Capra S., Mengoni D., Aliaga R.J., Gadea A., Gonzalez V. and Pullia A. (2014) Design of an integrated low-noise, low-power charge sensitive preamplifier for $gamma$ and particle spectroscopy with solid state detectors. 2014 IEEE Nuclear Science Symposium and Medical Imaging Conference (NSS/MIC), . DOI: 10.1109/nssmic.2014.7431043

Zhou H., Wang W., Chen C. and Zheng Y. (2015) A Low-Noise, Large-Dynamic-Range-Enhanced Amplifier Based on JFET Buffering Input and JFET Bootstrap Structure. IEEE Sensors Journal, Vol. 15, Iss. 4, pp. 2101-2105. DOI: 10.1109/jsen.2014.2371893

Harrison L.T. (2005) Current Sources & Voltage References. Newnes, 604 p.

Drozdov D.G. (2017) SVCh komplementarnyi bipolyarnyi tekhnologicheskii protsess s vysokoi stepen'yu simmetrii dinamicheskikh parametrov tranzistorov [Microwave Complementary Bipolar Technological Process with a High Degree of Symmetry of the Dynamic Parameters of Transistors]. Dissertation Cand. Sci (Techn), 05.27.01 – Solid State Electronics, Radioelectronic components, Micro- and Nanoelectronics, Quantum-Effect Devices, Moscow, 165 p. (in Russian).

Schwartz W., Yasuda H., Steinmann P., Boyd W., Meinel W., Hannaman D. and Parsons S. (2007) BiCom3HV - A 36V Complementary SiGe Bipolar- and JFET-Technology. 2007 IEEE Bipolar/BiCMOS Circuits and Technology Meeting. DOI: 10.1109/bipol.2007.4351835

Coyne E.J., Whiston S., McAuliffe D.P. and Lane B. (2017) The 36 V Bipolar: $beta times V_{a} times text {fT} times text {BV} times text {JfT} times$ Linearity Tradeoff. IEEE Transactions on Electron Devices, Vol. 64, Iss. 1, pp. 8-14. DOI: 10.1109/ted.2016.2628519

##submission.downloads##

Опубліковано

2019-12-30

Як цитувати

Savchenko, E. M., Drozdov, D. G., Rodin, V., Grushin А. I., Dukanov P. А. і Prokopenko, N. N. (2019) «Конструкції і характеристики диференціальних пар CJFet транзисторів для проектування CBiCJFet диференціальних і мультидиференціальних операційних підсилювачів», Вісник НТУУ "КПІ". Серія Радіотехніка, Радіоапаратобудування, (79), с. 71-77. doi: 10.20535/RADAP.2019.79.71-77.

Номер

Розділ

Конструювання радіоапаратури

Статті цього автора (авторів), які найбільше читають